share_log

Cadence Expands System IP Portfolio With Network on Chip to Optimize Electronic System Connectivity

Cadence Expands System IP Portfolio With Network on Chip to Optimize Electronic System Connectivity

Cadence通过网络芯片扩展系统IP组合,以优化电子系统之间的连接。
铿腾电子 ·  06/25 00:00

Cadence Janus NoC能够使设计团队更快、更好、更安全地实现更好的PPA,为SoC差异化创造有价值的工程资源。

铿腾电子公司今天进一步扩大了系统IP产品组合,增加了铿腾网络片上互连(NoC)。随着越来越大、越来越复杂的SoC和分散式多芯片系统为适应当今不断增长的计算需求而普及,芯片组件内部和之间的数据传递变得越来越具有挑战性,影响功率、性能和面积(PPA)。铿腾的Janus NoC能够高效地管理这些同时进行的高速通信并具有最小的延迟时间,使客户能够更快地实现他们的PPA目标,同时降低风险。k-on-Chip (NoC) 扩展了其系统IP组合。随着更大、更复杂的SoCs和分立式多芯片系统快速增长以适应今天不断上升的计算需求,芯片组件内部和之间的数据传输变得越来越具有挑战性,也影响了功耗、性能和面积(PPA)。Cadence Janus NoC可以在高速通信中高效地管理这些同时进行的通信,使客户更快达成其PPA目标而同时降低风险。 随着越来越大、越来越复杂的SoC和分散式多芯片系统为适应当今不断增长的计算需求而普及,芯片组件内部和之间的数据传递变得越来越具有挑战性,影响功率、性能和面积(PPA)。铿腾的Janus NoC能够高效地管理这些同时进行的高速通信并具有最小的延迟时间,使客户能够更快地实现他们的PPA目标,同时降低风险。

铿腾的Janus网络片上互连(NoC)能够高效地管理芯片组件内部和之间的这些同时进行的高速通信,具有最小的延迟时间。这使客户能够更快地实现他们的功率、性能和面积(PPA)目标,从而为SoC分化释放宝贵的工程资源。

铿腾的Janus网络片上互连(NoC)能够高效地管理芯片组件内部和之间的这些同时进行的高速通信,具有最小的延迟时间。这使客户能够更快地实现他们的功率、性能和面积(PPA)目标,从而为SoC分化释放宝贵的工程资源。

“铿腾是IP和设计质量领域的领导者,我们继续投资于我们的基础接口和处理器IP、系统IP、软件和设计服务能力,以使我们的客户能够开发出差异化和分散化的设计,”铿腾硅解决方案集团高级副总裁兼总经理Boyd Phelps说,“在这一战略中,铿腾Janus NoC的加入是一个重要的里程碑。从IP供应商到SoC设计合作伙伴的转变为我们的客户带来更大的价值,使他们能够集中宝贵的工程资源来区分他们的芯片。”

Cadence Janus NoC利用了铿腾电子可靠的时间证明的 Tensilica RTL 生成工具。客户可利用铿腾电子丰富的软硬件组合进行仿真和仿真,此外还可以使用铿腾电子的系统性能分析工具 (SPA) 深入了解其性能。通过启动架构探索,这种流程能够提供最佳的 NoC 设计,以满足产品需求。该NoC利用铿腾电子IP和品质的领先地位,为技术支持的行业领先客户满意度提供保障。 客户可以利用铿腾广泛的软件和硬件组合来模拟和仿真他们的NoC,并使用铿腾的系统性能分析工具(SPA)深入了解其性能。通过实现体系结构探索,这个流程可以得到满足产品需求的最好的NoC设计。NoC利用铿腾在IP领域的领导地位和质量,并得到了业内领先的技术支持客户满意度的支持。

铿腾的Janus NoC可以缓解与当今复杂的SoC互联相关的路由拥塞和时序问题,这些问题通常直到物理实现才会变得明显。针对今天最紧迫的需求,铿腾的第一代NoC为未来的创新提供了平台,例如支持行业标准的内存和I/O一致性协议。目前的特点和优势包括:

  • 铿腾电子强大的、先进的界面使NoC配置变得容易,从小的子系统到完整的SoCs和未来的多芯片系统。 铿腾强大的最先进的图形用户界面(GUI)能够方便地对从小的子系统到全SoC和未来的多芯片系统进行NoC配置。
  • PPA优化后的RTL使SoC设计人员能够达到其带宽和延迟目标。分组消息使得利用电线更高,减少电线数量和时序封闭挑战。 PPA优化的RTL使SoC设计人员能够实现他们的带宽和延迟目标。数据包式消息使电线的利用率更高,减少电线数量和时序闭合挑战。
  • NoC内置功耗 管理、时钟域交叉和宽度匹配,减少设计复杂性。 NoC的内置电源管理、时钟域交叉和宽度匹配可以降低设计复杂性。
  • 铿腾电子的广泛仿真和仿真能力可以进行早期的架构探索,从而可以快速验证PPA结果,确保配置符合设计要求。 铿腾广泛的模拟和仿真能力使早期体系结构探索成为可能,允许快速验证PPA结果以确保配置满足设计要求。
  • 客户可以设计一个子系统并将其重用于NoC的完整SoC上下文,从而在未来的多芯片系统中重用。 客户可以设计一个子系统,并在NoC的全SoC上下文中重复使用它,从而在多芯片系统中实现未来的重复使用。
  • 灵活:NoC兼容任何具有行业标准接口的IP,包括AXI4和AHB。

英特尔晶圆厂生态技术办公室的VP兼GM Suk Lee表示:“我们很高兴看到铿腾通过投资于系统级解决方案来扩展其IP组合。由于NoC对今天的大多数SoC子系统都至关重要,我们支持Cadence在开发其NoC时的这些举措,并期待他们在未来继续扩展他们的IP产品组合。”

可用性和相关资源

铿腾Janus NoC将于2024年7月推出。

关于铿腾:

Cadence是电子系统设计中的关键领导者,凭借30多年的计算软件专业知识以建立起来。该公司应用其基础智能系统设计策略,提供软件、硬件和IP,并将设计理念变成现实。Cadence的客户是全球最具创新性的公司,从芯片到电路板再到最具动态市场应用(包括超大规模计算、5g概念通信、汽车、移动、航空航天、消费、工业和医疗)的完整系统,交付了非凡的电子产品。《财富》杂志连续10年将Cadence评为100强公司之一。了解更多请访问cadence.com.

特色板块

Cadence新闻稿
408-944-7039
newsroom@cadence.com

来源:Cadence Design Systems, Inc。

声明:本内容仅用作提供资讯及教育之目的,不构成对任何特定投资或投资策略的推荐或认可。 更多信息
    抢沙发