金融界 2024 年 8 月 4 日消息，天眼查知识产权信息显示，成都华微电子科技股份有限公司申请一项名为“一种低压低功耗型欠压保护电路“，公开号 CN202410621972.6，申请日期为 2024 年 5 月。
专利摘要显示，一种低压低功耗型欠压保护电路，涉及集成电路技术领域，其结构为：第一 PMOS 管源级接电源 VDD、栅极接其漏级、漏级接第二 PMOS 管源级和第三 PMOS 管源级，第一 PMOS 管栅极还接偏置电流输出端 BIAS；第二 PMOS 管栅极接 GND、漏级接第三 PMOS 管漏级形成第一参考点 A；第一参考点 A 通过第一电阻接地；第一反相器输入端接第一参考点 A；第二反相器输入端接第一反相器输出端及第三 PMOS 管栅极，第二反相器输出端接欠压锁定信号端 UVLO。本发明解决了传统 UVLO 电路占用版图面积过大以及功耗过大的问题，在不使用基准参考电压、比较器等模块的情况下实现 UVLO 的功能。
金融界 2024 年 8 月 4 日消息，天眼查知識產權信息顯示，成都華微電子科技股份有限公司申請一項名爲“一種低壓低功耗型欠壓保護電路“，公開號 CN202410621972.6，申請日期爲 2024 年 5 月。
專利摘要顯示，一種低壓低功耗型欠壓保護電路，涉及集成電路技術領域，其結構爲：第一 PMOS 管源級接電源 VDD、柵極接其漏級、漏級接第二 PMOS 管源級和第三 PMOS 管源級，第一 PMOS 管柵極還接偏置電流輸出端 BIAS；第二 PMOS 管柵極接 GND、漏級接第三 PMOS 管漏級形成第一參考點 A；第一參考點 A 通過第一電阻接地；第一反相器輸入端接第一參考點 A；第二反相器輸入端接第一反相器輸出端及第三 PMOS 管柵極，第二反相器輸出端接欠壓鎖定信號端 UVLO。本發明解決了傳統 UVLO 電路佔用版圖面積過大以及功耗過大的問題，在不使用基準參考電壓、比較器等模塊的情況下實現 UVLO 的功能。
使用瀏覽器的分享功能，分享給你的好友吧