TSMCの制限はSMICに有利であり、多層パターニングはリソグラフィの専門家にとっては過度に高価です。

米中の緊張関係が続く中、華為技術はEUV設備なしで7nmチップを製造する能力を示し、チップの権威者バーン・リン氏は、その達成が驚くべきものでないと考えていると述べた。しかし、DUV機器での多層パターニングを行った5nmチップを製造することは高コストになるでしょう。

リソグラフィを革新した元TSMC副社長のBurn Lin氏は、ICメディアに語ったところによると、彼はすでに2022年にDUV装置でSMICがTSMCと同様に7nmを達成できることを予測していました。しかし、彼は、DUV設備で5nmチップを製造するには、少なくとも四重パターニングが必要であり、自己整列の難しさによって出荷率と速度に影響を与え、時間がかかり、コストもかかると述べた。

Lin氏は、28nmプラットフォームはイマーションDUV装置では複数のパターニングを必要とせず、チップ製造に最もコスト効果が高いプロセスであると述べた。しかし、彼は28nmプロセス以下においては、ダブル、トリプル、またはマルチパターニングが必要であり、時間がかかり、コストもかかると述べた。例えば、1時間あたり250枚のウエハーを処理できる装置は、半分の速度でダブル露光が可能です。例えば、1時間に250枚のウェハーを単一露光できる装置であれば、その半分の速度でダブル露光できます。 $台湾セミコンダクター・マニュファクチャリング (TSM.US)$ $Nasdaq Composite Index (.IXIC.US)$ $エヌビディア (NVDA.US)$