Multi-protocol subsystem IP provides 8 Tbps/mm bandwidth density with D2D data rate of 24 Gbps for hyperscaler, HPC and AI applications
LONDON & TORONTO--(BUSINESS WIRE)--Alphawave Semi (LSE: AWE), a global leader in high-speed connectivity and compute silicon for the world's technology infrastructure, has launched the industry's first 3nm successful silicon bring-up of Universal Chiplet Interconnect Express (UCIe) Die-to-Die (D2D) IP with TSMC's Chip-on-Wafer-on-Substrate (CoWoS) advanced packaging technology.
The complete PHY and Controller subsystem was developed in collaboration with TSMC and targets applications such as hyperscaler, high-performance computing (HPC) and artificial intelligence (AI).
Using the foundry's CoWoS 2.5D silicon-interposer-based packaging, the fully integrated and highly configurable subsystem provides 8 Tbps/mm bandwidth density and reduces I/O complexity, power consumption and latency.
Supporting multiple protocols, including streaming, PCIe, CXL, AXI-4, AXI-S, CXS, and CHI, the IP enables interoperability across the chiplet ecosystem. It also integrates live per-lane health monitoring for enhanced robustness and enables operation at 24 Gbps to give the high bandwidth required for D2D connectivity.
"Achieving successful silicon bring-up of 3nm 24 Gbps UCIe subsystem with TSMC's advanced packaging is a significant milestone for Alphawave Semi and underscores the company's expertise in utilizing the TSMC 3DFabric ecosystem to deliver top-tier connectivity solutions," said Mohit Gupta, Alphawave Semi's SVP and GM, Custom Silicon and IP.
Gupta also stated the IP sets "a new benchmark in high-performance connectivity solutions."
Alphawave Semi's UCIe subsystem IP complies with the latest UCIe Specification Rev 1.1 and includes comprehensive testability and de-bug features such as JTAG, BIST, DFT, and Known Good Die (KGD) capabilities.
Notes for editors
This launch follows Alphawave Semi's February announcements stating its 3nm UCIe IP with standard packaging was silicon proven (link) and June's release on the industry's first multi-protocol chiplet (link).
Click on this link to view and download the accompanying image
For more information on Alphawave Semi, please visit .
For more information on Alphawave Semi's UCIe IP, please visit .
To learn more about Alphawave Semi's latest technology announcements, please visit .
About Alphawave Semi
Alphawave Semi is a global leader in high-speed connectivity and compute silicon for the world's technology infrastructure. Faced with the exponential growth of data, Alphawave Semi's technology services a critical need: enabling data to travel faster, more reliably, and with higher performance at lower power. We are a vertically integrated semiconductor company, and our IP, custom silicon, and connectivity products are deployed by global tier-one customers in data centres, compute, networking, AI, 5G, autonomous vehicles, and storage. Founded in 2017 by an expert technical team with a proven track record in licensing semiconductor IP, our mission is to accelerate the critical data infrastructure at the heart of our digital world. To find out more about Alphawave Semi, visit: awavesemi.com.
Alphawave Semi and the Alphawave Semi logo are trademarks of Alphawave IP Group plc. All rights reserved.
Contacts Claudia Cano-Manuel
Grand Bridges Marketing Limited
press@awavesemi.com
+44 7562 182327
Multi-protocol subsystem IPは、ハイパースケーラー、HPC、およびAIのアプリケーション向けに、8 Tbps/mmのバンド幅密度と、24 GbpsのD2Dデータレートを提供します。
LONDON & TORONTO--(BUSINESS WIRE)--Alphawave Semi (LSE: AWE)は、世界の技術インフラの高速接続と計算シリコンのグローバルリーダーとして、TSMCのチップオンウェハーオンサブストレート(CoWoS)のadvanced packaging technologyを使用した、業界初の3nmのUniversal Chiplet Interconnect Express(UCIe) Die-to-Die(D2D)IPの成功したシリコンプルーフを発表しました。
PHYおよびControllerサブシステムは、TSMCとの協働によって開発され、ハイパースケーラー、ハイパフォーマンスコンピューティング(HPC)、人工知能(AI)などのアプリケーションをターゲットとしています。
ファウンドリのCoWoS 2.5Dシリコンインタポーザベースのパッケージングを使用して、完全に統合され、高度に設定可能なサブシステムは、8 Tbps/mmのバンド幅密度を提供し、I/Oの複雑さ、消費電力、およびレイテンシを低減します。
ストリーミング、PCIe、CXL、AXI-4、AXI-S、CXS、およびCHIを含む複数のプロトコルをサポートすることで、IPはチップレットエコシステム全体での相互運用性を可能にします。それは改良された堅牢性のためのレーンごとのヘルスモニタリングを統合しており、D2D接続に必要な高帯域幅を持つ24 Gbpsで動作します。
「TSMCの高度なパッケージングを使用した3nm 24 Gbps UCIeサブシステムのシリコンプルーフを達成することは、Alphawave Semiにとって重要なマイルストーンであり、同社がTSMC 3DFabricエコシステムを活用してトップクラスの接続ソリューションを提供する専門知識を持っていることを裏付けています」と、Alphawave SemiのSVP兼GMであるMohit Gupta氏は述べています。Custom Silicon and IP.」
Gupta氏は、このIPが「高性能接続ソリューションにおける新たな基準を設けた」と述べています。
Alphawave SemiのUCIeサブシステムIPは、最新のUCIe Specification Rev 1.1に準拠し、JTAG、BISt、DFt、およびKnown Good Die(KGD)の機能など、包括的なテスト可能性とデバッグ機能を備えています。
エディター向け情報
この発表は、Alphawave Semiが2月に発表し、標準パッケージ付きの3nm UCIe IPがシリコンプルーブされたことを発表した(リンク)、および業界初の複数プロトコルチプレットのリリースが昨年6月に行われたことに続くものです(リンク)。
付随する画像を表示およびダウンロードするには、このリンクをクリックしてください。
Alphawave Semiについての詳細については、をご覧ください。
Alphawave SemiのUCIe IPの詳細については、をご覧ください。
Alphawave Semiの最新のテクノロジー発表について詳しくは、をご覧ください。
Alphawave Semiは、世界の技術インフラの高速接続性とコンピュートシリコンのグローバルリーダーです。データの指数関数的な増加に直面する中で、Alphawave Semiの技術は、データがより速く、より信頼性が高く、より高性能で低消費電力で移動することを可能にする重要なニーズをサービスします。当社は、垂直統合型半導体企業であり、当社のIP、カスタムシリコン、および接続製品は、データセンター、コンピュート、ネットワーク、AI、5G、自動運転車、およびストレージにおいて、世界的なティア1の顧客によって展開されています。2017年に、半導体IPライセンスにおける実績のある専門的な技術チームによって設立された当社のミッションは、デジタル世界の中心にある重要なデータインフラストラクチャを加速することです。アルファウェーブセミコンダクトについて詳しくは、awavesemi.comをご覧ください。
Alphawave Semiは、世界の技術インフラの高速接続と計算シリコンのグローバルリーダーです。データの指数関数的な成長に直面して、Alphawave Semiの技術は、データをより速く、より信頼性高く、より高性能かつ低消費電力で移動することを可能にする重要なニーズをサービスします。当社は、縦方向に統合された半導体会社であり、当社のIP、カスタムシリコン、および接続製品は、グローバルな一流のお客様によって、データセンター、コンピューティング、ネットワーキング、AI、5G、自律型車両、およびストレージで展開されています。当社は、半導体IPのライセンス取得における実績のある技術チームによって2017年に設立され、私たちのミッションは、私たちのデジタル世界の中心にある重要なデータインフラストラクチャを加速することです。Alphawave Semiについて詳しくは、awavesemi.comをご覧ください。
Alphawave SemiとAlphawave SemiロゴはAlphawave IP Group plcの商標です。全著作権所有。
連絡先
Claudia Cano-Manuel
Grand Bridges Marketing Limited
press@awavesemi.com
+44 7562 182327