此外，英特尔代工还披露了一种用于先进封装的异构集成解决方案，能够将吞吐量提升高达100倍，实现超快速的芯片间封装（chip-to-chip assembly）。（文猛）新浪テクノロジーのニュース、12月12日午前の情報。最近、インテルが発表したチップの内部接続技術が重大なブレークスルーを達成しました。会社の最新の減成法ルテニウム相互接続技術（subtractive Ruthenium）により、線間電容を最大25%低減でき、チップ内部の接続が効果的に改善されました。
紹介によれば、減成法ルテニウム相互接続技術は、ルテニウムという新型かつ重要な代替金属材料を採用し、薄膜電気抵抗率（thin film resistivity）と空気間隙（airgap）を利用することで、相互接続の微細化において大きな進歩を実現しました。このプロセスでは、通孔周囲の高価な光刻空気間隙領域（lithographic airgap exclusion zone）が不要であり、選択的エッチングの自己整合通孔（self-aligned via）の使用も回避できます。間隔が25ナノメートル以下の場合、減成法ルテニウム相互接続技術によって実現された空気間隙は線間電容を最大25%低減し、密接な間隔層においてCopperのメッキプロセスを代替する金属化ソリューションとして利用できます。
このソリューションは、インテルが手がける今後の製造プロセスノードでの適用が期待されています。
さらに、インテルは先進的なパッケージングのための異種統合ソリューションも明らかにし、スループットを最大100倍向上させ、超高速のチップ間パッケージング（chip-to-chip assembly）を実現しています。（文猛）